Nghiên Cứu Và Thiết Kế Bộ Đồng Xử Lý Fpu 64-Bit Theo Kiến Trúc Risc-V

Nguyễn Nhật Tân, 22521307
Nguyễn Văn Linh, 22520774
Khoa Kỹ thuật máy tính, Trường Đại học Công Nghệ Thông tin

TS. Nguyễn Minh Sơn
Khoa Kỹ thuật máy tính, Trường Đại học Công Nghệ Thông tin

***Tóm tắt*— Khóa luận trình bày thiết kế hệ thống RISC-V tích hợp MMU và cache, trong đó CPU xử lý số nguyên và FPU 64-bit hoạt động song song như một khối độc lập. FPU pipeline nhiều giai đoạn kết hợp thuật toán Tomasulo (reservation station, đổi tên thanh ghi, Reorder Buffer) hỗ trợ thực thi ngoài thứ tự, xử lý phụ thuộc dữ liệu và đảm bảo commit đúng thứ tự. Thiết kế giúp giảm stall, tăng song song lệnh và mở rộng hướng phát triển IP xử lý song song số nguyên – dấu phẩy động.**

Từ khóa— RISC-V, FPU 64-bit, Coprocessor, Tomasulo, Out-of-Order

I. GIỚI THIỆU

Nhu cầu tính toán dấu phẩy động ngày càng tăng trong khi việc tích hợp FPU trực tiếp vào pipeline CPU còn nhiều hạn chế, do đó xu hướng tổ chức FPU như bộ đồng xử lý song song với lõi số nguyên được quan tâm. Từ đó, khóa luận đề xuất hệ thống RISC-V với FPU 64-bit độc lập, phối hợp với CPU qua cơ chế lập lịch động Tomasulo (reservation station, đổi tên thanh ghi, Reorder Buffer) nhằm giảm stall pipeline và nâng cao hiệu năng, đồng thời tích hợp MMU và cache theo chuẩn AXI4 để đảm bảo tính mạch lạc và khả năng mở rộng của SoC.

II. GIẢI PHÁP

A. Thuật toán và kiến trúc Tomasulo

Thuật toán Tomasulo hỗ trợ thực thi ngoài thứ tự bằng reservation station, đổi tên thanh ghi và Reorder Buffer (ROB), trong đó ROB đảm bảo commit đúng thứ tự và giảm stall.



B. Thiết kế IP CPU (RV64IM)

CPU RV64IM là lõi trung tâm, fetch theo thứ tự và hỗ trợ thực thi ngoài thứ tự, phân phối lệnh tới FPU qua cơ chế Tomasulo với Reorder Buffer.



C. Thiết kế IP FPU (RV64D)

FPU RV64D hoạt động song song với CPU, hỗ trợ thực thi ngoài thứ tự để giảm stall và tăng thông lượng.



D. Thiết kế cầu giao tiếp giữa CPU và FPU

Cầu CPU–FPU đảm bảo trao đổi dữ liệu hai chiều và commit an toàn, tránh hazard WAW/WAR.



E. Thiết kế MMU và Cache system

MMU làm trung gian CPU/FPU–bộ nhớ, đảm bảo truy cập thống nhất và nhất quán dữ liệu.



F. Tổng quan thiết kế của hệ thống

SoC RISC-V gồm CPU, FPU và Tomasulo, hỗ trợ thực thi ngoài thứ tự và tích hợp MMU, cache, AXI4.



III. KẾT QUẢ

A. Kịch bản kiểm thử:

1) Reference model:

Reference model được xây dựng như golden model để kiểm chứng tính đúng đắn chức năng của hệ thống RISC-V SoC. Mô hình ở mức behavioral, mỗi lệnh được thực thi đúng ngữ nghĩa kiến trúc trong một time slot, không xét pipeline, hazard hay thực thi ngoài thứ tự. Kết quả của mô hình tuân thủ RV64D và IEEE-754, dùng làm chuẩn đối chiếu với thiết kế RTL.

2) Testbench và phương pháp đối chiếu kết quả:

Testbench được thiết kế theo hướng kiểm thử song song, trong đó reference model và thiết kế RTL được kích hoạt và chạy đồng thời trong cùng một môi trường mô phỏng. Cả hai mô hình cùng đọc chung một vùng Instruction Memory, đảm bảo thứ tự và nội dung lệnh hoàn toàn giống nhau.

Cấu trúc testbench của đề tài:



B. Kết quả kiểm thử:

Từ ba testcase, có thể thấy rằng khi chương trình có nhiều lệnh độ trễ lớn và nhiều lệnh không phụ thuộc RAW, kiến trúc thực thi ngoài thứ tự khai thác song song hiệu quả hơn, giúp che giấu độ trễ và rút ngắn thời gian thực thi. Bảng sau cho thấy mức cải thiện hiệu năng so với pipeline truyền thống tăng rõ rệt khi số lượng lệnh độc lập và lệnh có độ trễ lớn tăng lên.



C. Kết quả tổng hợp:

Sau khi hoàn tất quá trình mô phỏng chức năng, thiết kế được tổng hợp và ánh xạ trên board Zynq UltraScale+ RFSoC ZCU208 Evaluation Kit bằng công cụ Xilinx Vivado.

Kết quả tần số hoạt động tối đa: f_{max} = 114.943 MHz

Kết quả tổng hợp tài nguyên của hệ thống: số lượng LUT, FF lần lượt là 49228 và 52025.

IV. KẾT LUẬN

Đề tài đã nghiên cứu, thiết kế và hiện thực thành công bộ đồng xử lý FPU 64-bit theo kiến trúc RISC-V, tích hợp trong hệ thống SoC RISC-V 64-bit gồm CPU RV64IM, FPU RV64D, khối lập lịch lệnh động, MMU, cache và giao tiếp AXI4. Kiến trúc hỗ trợ thực thi song song số nguyên – số thực và thực thi ngoài thứ tự (Out-of-Order Execution) nhằm nâng cao hiệu năng và đảm bảo tính đúng đắn kiến trúc.

Về phần ưu điểm, hệ thống SoC được tích hợp hoàn chỉnh; FPU 64-bit hoạt động như coprocessor độc lập, tuân thủ chuẩn IEEE-754. Cơ chế Out-of-Order Execution dựa trên thuật toán Tomasulo kết hợp Reorder Buffer được áp dụng, cùng phương

pháp quản lý trạng thái lệnh FPU bằng shift register, cho phép chồng lấp các phép toán độ trễ dài với logic điều khiển đơn giản. Kết quả mô phỏng cho thấy hệ thống hoạt động ổn định và khai thác song song lệnh hiệu quả hơn kiến trúc in-order.

Về phần hạn chế của đề tài, cơ chế Out-of-Order còn ở mức cơ bản, chưa hỗ trợ branch prediction, speculative execution và load/store ngoài thứ tự. Tập lệnh RV64IM/RV64D và MMU chưa được hiện thực đầy đủ, đồng thời chưa có đánh giá chuyên sâu về hiệu năng và công suất.

Về hướng phát triển của đề tài, hoàn thiện cơ chế lập lịch động, mở rộng hỗ trợ load/store ngoài thứ tự, hoàn chỉnh tập lệnh và MMU, đồng thời tối ưu hiệu năng, tài nguyên và kiểm chứng hệ thống với các benchmark quy mô lớn.

V. TÀI LIỆU THAM KHẢO

[1] Lê Đức Quý, Nguyễn Hữu Nhân, "THIẾT KẾ VI XỬ LÝ RV32I VỚI DMA VÀ UART TÍCH HỢP VÀO HỆ THỐNG BUS AHB, APB", Trường Đại học Bách Khoa - Đại học Quốc gia TP. HCM. 06/2025.

[2] Nguyễn Thành An, Nguyễn Đặng Anh Kiệt, "NGHIÊN CỨU VÀ PHÁT TRIỂN BỘ KIỂM THỬ RISC-V SOC", 14/07/2025.

[3] Nguyễn Trường Phú, "pipeline", https://github.com/NTP17/pipeline. June 2022.

[4] Akshay Birari, Piyush Birla, Kuruvilla Varghese, Amrutur Bharadwaj, "A RISC-V ISA Compatible Processor IP" 2020 24th International Symposium on VLSI Design and Test (VDAT), page 2. IIT Bhubaneswar, Argul. 23-25 July 2020.

[5] Alfaro-Gómez, Ricardo A., Alvarado-Lagunes, Julián, "RISC-V Floating Point Unit",https://rei.iteso.mx/items/e2fc91af-6218-4556-8639-7604ce7828cb, September 2024.

[6] Andrew Waterman, Krste Asanovic, "The RISC-V Instruction Set Manual", University of California, Berkeley. May 7, 2017.

[7] ARM© AMBA, "AMBA® AXI Protocol", Version 2.0. 2010.

[8] David A. Patterson, John L. Hennessy, "Computer Architecture: A Quantitative Approach", Sixth Edition. July 2027.

[9] David Money Harris, Sarah L. Harris, "Digital Design and Computer Architecture", Fourth Edition. 2017.

[10] Jia Yang Hor, Chia Yee Ooi, Soon Chieh Lim, "Register Transfer Level Design of 32-Bit RISC-V Out-of-Order Processor", Semarak Engineering Journal, page 1-2. September 2023.

[11] Luca Bertaccini, Matteo Perotti, Stefan Mach, Pasquale Davide Schiavone, Florian Zaruba, Luca Benini, "Tiny-FPU: Low-Cost Floating-Point Support for Small RISC-V MCU Cores" 2021 IEEE International Symposium on Circuits and Systems (ISCAS), page 1. Daegu, Korea. 22-28 May 2021.

[12] Taner Öksüz, "fpu", https://github.com/taneroksuz/fpu. July 2019.